用2K×16位/片的SRAM存储器芯片设计一个8K×32位的存储器,已知地址总线为A15~A0(低),数据总线D31~D0(低),为读写控制信号。请画出该存储器芯片级逻辑图,注明各种信号线,列出片选信号逻
用64×4位/片的SRAM存储器芯片设计一个总容量为256字节存储器,CPU地址总线为A15~A0(低位),双向数据总线D7~D0(低位),读写控制信号为R/,芯片的片选控制信号为
用32K×8位/片的存储器芯片设计一个容量为128K×16位的存储器,地址总线A19~A0(低),双向数据总线D15~D0 (低),读写控制信号。 (1)该存储器需要多少片32K×8位/片的
用1K ×4位/片的RAM存储器芯片设计一个4KB的存储器,设CPU的地址总线为A15~A0(低),数据总线为D7~D0(低),读写控制信号为R/,访存请求信号为
用4K ×4位/片的RAM存储器芯片设计一个16KB的存储器,设CPU的地址总线为A15~A0(低),数据总线为D7~D0(低),读写控制信号为R/,访存请求信号为
用512×4位/片的存储芯片构成2KB存储器,地址线A15~A0 (低),数据线为D7~0,读写控制信号为R/,访存请求信号为
设有计算机的CPU数据通路及其与存储器的连接结构如下图所示,其中,R0~R3为通用寄存器,IR为指令寄存器,PC为程序计数器,Y和Z为暂存器,MAR为存储器地址寄存器,MDR为存储器数据缓冲寄存器。试写出指令SUB(R1),R0的执行流程,其中,R0表示寄存器寻址,(R1)表示寄存器间接寻址,指令功能为减法。