设a=4’b1010,b=4’b0100,则按照Verilog HDL语法,(a>4’b1000)&(b==4’b0100）的运算结果是

设a=4’b1010,b=4’b0100,则按照Verilog HDL语法,(a>4’b1000)&(b==4’b0100）的运算结果是

分类：电子电路EDA技术(06169)
发表：2024年02月24日 11时02分55秒
作者： admin
阅读： (3)

设a=4’b1010,b=4’b0100,则按照Verilog HDL语法,(a>4’b1000)&(b==4’b0100）的运算结果是

B.4’b0000

C.1

D.4’b1110

正确答案是C

Top