FPGA设计中需要完成功能仿真和时序仿真,简述时序仿真和功能仿真的不同点。
答:功能仿真是直接对HDL语言、原理图描述或其它描述形式描述的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求。它是由设计输入的行为级或RTL级代码、测试数据参与的测试程序以及调用模块的行为仿真模型共同参与完成逻辑功能的验证。功能仿真没有延时信息,仿真过程不涉及任何具体器件的硬件特性。时序仿真是在选择了器件之后,由适配器完成布局、布线并得到HDL网表和标准延时文件,以及FPGA基本单元仿真模型和测试程序,它们共同参与时序仿真。时序仿真包含了器件的硬件特性参数和内部连线时延的仿真,是接近真实器件运行特性的仿真,因而仿真精度高。