设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如下图所示,其中,R0~R3为通用寄存器,IR为指令寄存器,PC为程序计数器,Y和Z为临时寄存器,MAR为存储器地址寄存器,MDR为存储器数据缓冲寄存器。试写出指令SUB R1,R2,R0的执行流程。该指令功能为将寄存器R2减去寄存器R0的内容,结果送入R1中。下一篇 形态构成